1 序章
1-1 本書の目的
1-2 コンピュータの進歩
1-3 ディジタルコンピュータの基本構成
1-4 命令の形式
1-5 ソフトウェア
2 小形コンピュータの構成とプログラミング
2-1 序
2-2 数表現について
2-3 小形コンピュータ(SIC)の構成
2-4 SICの命令語
2-5 プログラミング
2-6 アドレスの制御と間接アドレス
2-7 JMS命令
2-8 アセンブリ言語
3 システムの構成要素
3-1 序
3-2 ダイオードロジック
3-3 ダイオード・トランジスタロジック
3-4 論理回路における動作速度と遅延
3-5 フリップフロップとレジスタメモリ(RM)
3-6 ランダムアクセスメモリ(RAM)
3-7 準ランダムアクセスメモリ(SRAM)
3-8 シーケンシャルメモリ(SM)
3-9 リードオンリメモリ(ROM)
3-10 要約と展望
4 設計の規約
4-1 序
4-2 レジスタ間転送
4-3 バス
4-4 システム間のバス
4-5 制御シーケンス
4-6 制御ユニットの電子回路による実現
4-7 条件付転送
4-8 フローチャート
4-9 設計の経済性
5 ハードウェア記述言語(AHPL)
5-1 序
5-2 オペランド
5-3 APLとAHPLの演算子
5-4 APLプログラミング
5-5 組合せ論理に関するAHPLの規約
5-6 システムモジュール
5-7 AHPL文
5-8 AHPLにおけるメモリの取り扱い
5-9 非同期的サブシステム
5-10 タイミングの改善
5-11 結論
6 装置の構成とハードウェア記述
6-1 序
6-2 SICの基本構成
6-3 レジスタ間転送
6-4 命令の分類
6-5 AHPL制御プログラム
6-6 オペレート命令
6-7 データ転送の接続
6-8 装置構成の選択
6-9 アドレス制御の選択
6-10 多重レジスタ構成における変数の読出し
6-11 多重サイクル命令
7 ハードウェアの実現
7-1 序
7-2 スタート,ストップ,リセット回路
7-3 多クロック期間にわたる動作
7-4 条件付転送とその接続
7-5 ハードウェアコンパイラ
7-6 伝播遅延とクロック速度
7-7 組合せ論理ユニットの記述
7-8 設計例
8 付録
8-1 AHPL構文の要約
8-2 AHPL用ASC IIシンボル
8-3 SIC制御シーケンス
1-1 本書の目的
1-2 コンピュータの進歩
1-3 ディジタルコンピュータの基本構成
1-4 命令の形式
1-5 ソフトウェア
2 小形コンピュータの構成とプログラミング
2-1 序
2-2 数表現について
2-3 小形コンピュータ(SIC)の構成
2-4 SICの命令語
2-5 プログラミング
2-6 アドレスの制御と間接アドレス
2-7 JMS命令
2-8 アセンブリ言語
3 システムの構成要素
3-1 序
3-2 ダイオードロジック
3-3 ダイオード・トランジスタロジック
3-4 論理回路における動作速度と遅延
3-5 フリップフロップとレジスタメモリ(RM)
3-6 ランダムアクセスメモリ(RAM)
3-7 準ランダムアクセスメモリ(SRAM)
3-8 シーケンシャルメモリ(SM)
3-9 リードオンリメモリ(ROM)
3-10 要約と展望
4 設計の規約
4-1 序
4-2 レジスタ間転送
4-3 バス
4-4 システム間のバス
4-5 制御シーケンス
4-6 制御ユニットの電子回路による実現
4-7 条件付転送
4-8 フローチャート
4-9 設計の経済性
5 ハードウェア記述言語(AHPL)
5-1 序
5-2 オペランド
5-3 APLとAHPLの演算子
5-4 APLプログラミング
5-5 組合せ論理に関するAHPLの規約
5-6 システムモジュール
5-7 AHPL文
5-8 AHPLにおけるメモリの取り扱い
5-9 非同期的サブシステム
5-10 タイミングの改善
5-11 結論
6 装置の構成とハードウェア記述
6-1 序
6-2 SICの基本構成
6-3 レジスタ間転送
6-4 命令の分類
6-5 AHPL制御プログラム
6-6 オペレート命令
6-7 データ転送の接続
6-8 装置構成の選択
6-9 アドレス制御の選択
6-10 多重レジスタ構成における変数の読出し
6-11 多重サイクル命令
7 ハードウェアの実現
7-1 序
7-2 スタート,ストップ,リセット回路
7-3 多クロック期間にわたる動作
7-4 条件付転送とその接続
7-5 ハードウェアコンパイラ
7-6 伝播遅延とクロック速度
7-7 組合せ論理ユニットの記述
7-8 設計例
8 付録
8-1 AHPL構文の要約
8-2 AHPL用ASC IIシンボル
8-3 SIC制御シーケンス